芯片埋入半导体封装基板结构及其制法
授权
摘要
本发明是一种芯片埋入半导体封装基板结构及其制法，该芯片埋入半导体封装基板结构包括：一金属层、一设有开口的绝缘层、一设有开口的支承板、至少一具有多个电极垫的半导体芯片、另一绝缘层以及至少一线路层；本发明整合了芯片支承板的制造与半导体封装技术的工序，为客户端提供较大的需求弹性，同时能够简化半导体业工序与界面，本发明能有效逸散半导体芯片在运行时产生的热量，避免了现有芯片与其收纳底材间的封装过程中的填胶工序造成溢胶、无法有效充填等问题，有效提升生产质量及产品可靠性，由绝缘层作为固定半导体芯片及作为图案化线路工序的材料，可节省材料、降低制造成本。
基本信息
专利标题 ：
芯片埋入半导体封装基板结构及其制法
专利标题（英）：
暂无
公开（公告）号 ：
CN1971862A
申请号 ：
CN200510123394.0
公开（公告）日 ：
2007-05-30
申请日 ：
2005-11-25
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
许诗滨
申请人 ：
全懋精密科技股份有限公司
申请人地址 ：
台湾省新竹市
代理机构 ：
北京纪凯知识产权代理有限公司
代理人 ：
程伟
优先权 ：
CN200510123394.0
主分类号 ：
H01L21/50
IPC分类号 ：
H01L21/50 H01L21/56 H01L21/60 H01L25/00 H01L23/28 H01L23/488 H01L23/36
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
法律状态
2009-12-30 ：
授权
2007-07-25 ：
实质审查的生效
2007-05-30 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
