半导体元件埋入承载板的叠接结构
授权
摘要
本发明的半导体元件埋入承载板的叠接结构包括：二个承载板，在该承载板各形成有至少一开口；至少二个半导体元件，固设在该承载板的开口内；至少一介电层，形成于该半导体元件的作用面及承载板的表面以及至少一导电结构，形成于该介电层的开孔中，至少一线路层是形成于该介电层表面，该线路层是借由该导电结构以电性连接到该半导体元件的电极垫；本发明的半导体元件埋入承载板的叠接结构能够成为一立体组合的模块化结构，以大幅提升储存容量，并将半导体元件整合在承载板内以有效地缩小模块尺寸，并且可依使用需求弹性变化组合，以组成所需的储存容量。
基本信息
专利标题 ：
半导体元件埋入承载板的叠接结构
专利标题（英）：
暂无
公开（公告）号 ：
CN1971904A
申请号 ：
CN200510125906.7
公开（公告）日 ：
2007-05-30
申请日 ：
2005-11-25
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
许诗滨
申请人 ：
全懋精密科技股份有限公司
申请人地址 ：
台湾省新竹市
代理机构 ：
北京纪凯知识产权代理有限公司
代理人 ：
程伟
优先权 ：
CN200510125906.7
主分类号 ：
H01L25/00
IPC分类号 ：
H01L25/00 H01L23/488
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L25/00
由多个单个半导体或其他固态器件组成的组装件
法律状态
2009-10-21 ：
授权
2007-07-25 ：
实质审查的生效
2007-05-30 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
