本发明公开了一种测试差分存储结构芯片余量的方法，包括以下步骤：S1、当差分存储结构芯片中左边cell为erase cell，右边cell为program cell时，在右边的电流支路增加一个外加的第一电流支路，右边的电流就变成program cell+第一外部电流，简写为ip+iex，ip+iex大于erase cell时，read出的数据fail，此时iex就是ie和ip的电流差，第一外部电流就是所需的erase cell和program cell电流的余量。本发明的有益效果是：针对传统测量cell margin方法的基础上，通过引入额外支路电流来对差分存储结构芯片测试中数据cell marign进行测量，通过将erase cell和与program cell加上额外支路的电流，即ie与ip+iex，进行比较来读出数据0和1，因此就能得出这两个cell电流的差值，即iex的值，这个差值就是差分存储器的真正余量，更加准确的表征了整个芯片的margin值。