本申请提供一种芯片测试方法、装置、芯片测试机及存储介质，涉及芯片测试技术领域，该方法包括：确定芯片中时钟门控单元的目标使能端的目标寄存器；基于多个目标寄存器组合得到目标扫描链；通过目标扫描链上多个目标寄存器的设定值，生成目标使能信号；通过目标使能信号，控制时钟门控单元中目标使能端对应的目标时钟门控单元开启或关闭。本申请能够在生成目标扫描链的基础上，通过控制寄存器的值以控制芯片扫描测试模式下时钟门控单元的开启和关闭，降低了时钟门控单元的控制难度，有效地控制了时钟门控单元的开启比例，减少测试向量数量，提高测试覆盖率，从而减小芯片扫描测试时的测试功耗，减小测试成本。