静电放电保护GGNMOS结构
实质审查的生效
摘要
本发明提供一种静电放电保护GGNMOS结构，包括：衬底、深隔离结构、环形N型阱区、第一P型阱区、第二P型阱区、第一N型重掺杂区、第二N型重掺杂区、第三N型重掺杂区、第一栅氧化层、第二栅氧化层、第一环形P型重掺杂区、第二环形P型重掺杂区、第三环形P型重掺杂区、环形N型重掺杂区和多个浅隔离结构。本申请通过在所述第一环形P型重掺杂区的外围设置所述第二环形P型重掺杂区，使得所述第二环形P型重掺杂区、所述环形N型阱区和所述第一P型阱区分别与所述第一N型重掺杂区、所述第三N型重掺杂区形成SCR泄放电流通道，从而提高静电放电保护GGNMOS结构的鲁棒性。
基本信息
专利标题 ：
静电放电保护GGNMOS结构
专利标题（英）：
暂无
公开（公告）号 ：
CN114429950A
申请号 ：
CN202210059237.1
公开（公告）日 ：
2022-05-03
申请日 ：
2022-01-19
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
范炜盛
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210059237.1
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : H01L 27/02
申请日 : 20220119
申请日 : 20220119
2022-05-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
