静电放电保护GGNMOS结构及其制备方法
实质审查的生效
摘要
本发明提供一种静电放电保护GGNMOS结构，包括：衬底、源极、m个间隔设置的重掺杂区、栅氧化层、多晶硅栅极、阻挡氧化层和多晶硅阻挡层，所述衬底中形成有阱区和间隔设置在所述阱区上的两个轻掺杂漏区，m个所述重掺杂区间隔设置于一所述轻掺杂漏区中，其中，所述重掺杂区与间隔中的所述轻掺杂漏区构成重掺杂和轻掺杂交替的漏极；m为大于或者等于2的整数。本申请通过在所述轻掺杂漏区中间隔设置m个重掺杂区，使得所述重掺杂区与间隔中的所述轻掺杂漏区构成重/轻掺杂交替的漏极(N‑/N+交替的结构)，这样可以增加漏极的导通电阻，使得ESD器件阵列的开启更加均匀以及更加稳定，从而提升ESD器件阵列的均匀导通性和鲁棒性。
基本信息
专利标题 ：
静电放电保护GGNMOS结构及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114429952A
申请号 ：
CN202210096922.1
公开（公告）日 ：
2022-05-03
申请日 ：
2022-01-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
方明旭陈瑜陈华伦
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210096922.1
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : H01L 27/02
申请日 : 20220127
申请日 : 20220127
2022-05-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
