用于静电放电保护的MOS器件及其制备方法
公开
摘要
本发明提供一种用于静电放电保护的MOS器件及其制备方法，其中方法包括：利用第一光罩在所述低压器件区中形成第一轻掺杂漏区，其中，在所述第一轻掺杂漏区之间形成第一窗口；利用第二光罩在所述高压器件区中、所述低压器件区中形成第二轻掺杂漏区。本申请利用第一光罩形成图案化的第一轻掺杂漏区，然后再在第一窗口中形成第二轻掺杂漏区，最后在第一轻掺杂漏区和第二轻掺杂漏区上形成第一漏端，这样可以直接在形成第一轻掺杂漏区和第二轻掺杂漏区的同时形成第一漏端底部的ESD离子注入区，从而在不额外增加第一漏端底部的ESD离子注入工序的同时，节省了MOS器件的制造成本，也降低了器件的触发电压，提高了器件的鲁棒性。
基本信息
专利标题 ：
用于静电放电保护的MOS器件及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114566465A
申请号 ：
CN202210185905.5
公开（公告）日 ：
2022-05-31
申请日 ：
2022-02-28
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
范炜盛
申请人 ：
华虹半导体（无锡）有限公司
申请人地址 ：
江苏省无锡市新吴区新洲路30号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210185905.5
主分类号 ：
H01L21/8234
IPC分类号 ：
H01L21/8234 H01L27/02 H01L27/088 H01L29/08
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
法律状态
2022-05-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
