本发明提供一种减小FinFET器件寄生电容的方法，提供衬底，衬底上形成有外延层，在外延层上形成伪栅，在伪栅的侧壁形成侧墙；提供设定值，在衬底形成覆盖伪栅和侧墙的第一牺牲层，第一牺牲层在侧墙的厚度为设定值，对衬底进行退火；去除第一牺牲层，在侧墙的外壁形成硬质掩膜层；在衬底形成第二牺牲层，第一牺牲层在硬质掩膜层上的厚度为设定值，对轻掺杂漏进行重掺杂，之后对衬底进行退火；去除第二牺牲层，在衬底淀积覆盖伪栅、侧墙和硬质掩膜层的层间介质层，研磨层间介质层使得伪栅裸露；去除伪栅和侧墙后形成金属栅。本发明使得器件性能不会下降，栅极到源极和漏极的重叠电容会大大降低，提高了器件的性能。