减小半导体器件中的沟道间距

发明专利申请公布后的视为撤回

摘要

本说明书公开了一种用于倍增半导体器件的间距的方法。所述方法包括在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽。然后可以蚀刻所述第一层，以形成第一多个倾斜侧壁。在去除所述图案化的掩模的一部分以致所述图案化的掩模层具有小于所述第一线宽的第二线宽之后，所述第一层可以被再次蚀刻以形成第二多个倾斜侧壁。然后去除所述图案化的掩模层。所述第一层被再次蚀刻，以形成第三多个倾斜侧壁。所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁可以形成平行的三角形沟道的阵列。在一种实施方式中，这些沟道是在三角形线沟道MOSFET(300)的制造中形成的，该MOSFET(300)包括多个平行的三角形线沟道(325)，掩埋氧化层(310)，栅氧化层(360)和栅极(375)。

基本信息

专利标题：

减小半导体器件中的沟道间距

专利标题（英）：

暂无

公开（公告）号：

CN101111941A

申请号：

CN200580047380.3

公开（公告）日：

2008-01-23

申请日：

2005-11-29

授权号：

暂无

授权日：

暂无

发明人：

R·韦努戈佩尔C·瓦斯休伯

申请人：

德克萨斯仪器股份有限公司

申请人地址：

美国德克萨斯州

代理机构：

北京纪凯知识产权代理有限公司

代理人：

赵蓉民

优先权：

CN200580047380.3

主分类号：

H01L29/76

IPC分类号：

H01L29/76 H01L27/01 H01L21/00 H01L21/8234 H01L21/336

法律状态

2011-03-23 ：

发明专利申请公布后的视为撤回

号牌文件类型代码 : 1603
号牌文件序号 : 101075509761
IPC(主分类) : H01L 29/76
专利申请号 : 2005800473803
公开日 : 20080123

2008-03-12 ：

实质审查的生效

2008-01-23 ：

公开

注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。

文件下载

暂无PDF文件可下载