一种防止芯片背面与包封体分层的方法
公开
摘要
本发明提供的一种防止芯片背面与包封体分层的方法，在处于芯片背面的塑封体上设置多个通孔，芯片的四周至少设置2个所述通孔，再在处于所述芯片背面的塑封体上进行塑封形成包封体，所述包封体覆盖所述芯片背面，且填充所述通孔，能够增大包封体与塑封体的接触面积，能够大大提高结合程度，且在芯片的四周设置通孔，包封体填充通孔后，能够嵌入通孔锁住芯片的背面，不易产生分层的现象，提高芯片的可靠性，降低次品率，从而增加企业效益。
基本信息
专利标题 ：
一种防止芯片背面与包封体分层的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114613686A
申请号 ：
CN202210256414.5
公开（公告）日 ：
2022-06-10
申请日 ：
2022-03-16
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
魏厚韬
申请人 ：
合肥矽迈微电子科技有限公司
申请人地址 ：
安徽省合肥市高新区习友路3699号
代理机构 ：
代理人 ：
优先权 ：
CN202210256414.5
主分类号 ：
H01L21/56
IPC分类号 ：
H01L21/56 H01L23/16 H01L23/31
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
H01L21/56
封装，例如密封层、涂层
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
