集成电路隔离工艺
专利权的终止专利权有效期届满
摘要
一种通过提供几乎平滑的表面而避免由应力引起的缺陷的多凹槽隔离工艺。在硅基片10上形成图案并蚀刻之，产生有源壕状区18和凹槽(20a-b和21a-b)。使用LOCOS方法在宽凹槽区21内生长场氧化物40，从而用氧化物将凹槽填上，并在窄凹槽区20内沉积上平整的场氧化物44。当将结构进行蚀刻得到一平整的表面后，使用标准步骤制备有源器件，该方法只使用一个光刻掩蔽步骤，使电有源区的宽度损失量极小。
基本信息
专利标题 ：
集成电路隔离工艺
专利标题（英）：
暂无
公开（公告）号 ：
CN87104640A
申请号 ：
CN87104640.7
公开（公告）日 ：
1988-01-27
申请日 ：
1987-07-03
授权号 ：
CN1013160B
授权日 ：
1991-07-10
发明人 ：
理查德·A·恰普曼克莱伦斯·邓万生
申请人 ：
得克萨斯仪器公司
申请人地址 ：
美国得克萨斯州
代理机构 ：
上海专利事务所
代理人 ：
颜承根
优先权 ：
CN87104640.7
主分类号 ：
H01L21/76
IPC分类号 ：
H01L21/76 H01L21/74 H01L21/314 H01L21/471
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/76
组件间隔离区的制作
法律状态
2007-10-10 ：
专利权的终止专利权有效期届满
2002-03-20 ：
其他有关事项
1992-02-12 ：
授权
1991-07-10 ：
审定
1989-10-11 ：
实质审查请求
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1013160B.PDF
PDF下载
2、
CN87104640A.PDF
PDF下载
