写操作电路和半导体存储器
授权
摘要
本申请实施例至少提供一种写操作电路和半导体存储器。该写操作电路包括：串并转换电路，用于对DBI端口的第一DBI数据进行串并转换，以生成供DBI信号线传输的第二DBI数据，以及根据第二DBI数据和DQ端口的输入数据，生成数据缓冲模块的输入数据；数据缓冲模块，用于根据数据缓冲模块的输入数据，确定是否翻转全局总线；DBI解码模块，用于根据第二DBI数据，对全局总线数据进行解码，并将解码后的数据写入存储块，解码包括确定是否翻转全局总线数据；预充电模块，连接于预充电信号线，用于将全局总线的初始态设置为低。本申请实施例的技术方案可以实现在Precharge下拉架构下，减少全局总线的翻转次数，从而大幅压缩电流，降低功耗。
基本信息
专利标题 ：
写操作电路和半导体存储器
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN201921804726.5
公开（公告）日 ：
暂无
申请日 ：
2019-10-25
授权号 ：
CN210667805U
授权日 ：
2020-06-02
发明人 ：
张良
申请人 ：
长鑫存储技术（上海）有限公司
申请人地址 ：
上海市长宁区虹桥路1438号1幢801、802、805单元(名义楼层9层)
代理机构 ：
北京市铸成律师事务所
代理人 ：
包莉莉
优先权 ：
CN201921804726.5
主分类号 ：
G11C11/409
IPC分类号 ：
G11C11/409
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C11/08
应用多孔存储元件的，例如：应用多孔磁芯存储器；应用把几个单独的多孔存储元件合并起来的板
G11C11/21
应用电元件的
G11C11/34
应用半导体器件的
G11C11/40
应用晶体管的
G11C11/401
形成需要刷新或电荷再生的单元的，即，动态单元的
G11C11/4063
辅助电路，例如，用于寻址、译码、驱动、写、读出或定时的
G11C11/407
用于场效应型存储单元的
G11C11/409
读写电路
法律状态
2020-06-02 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
