本申请提供一种记忆体测试电路及其测试方法。本申请提供的记忆体测试电路，在字线驱动电路的放电端与负偏压信号端之间连接开关控制电路，用于输入触发信号，以使待测电路中字线信号端的电位满足预设电位悬空范围。然后通过在预设时长内检测待测电路中存储信号的当前电平状态与初始电平状态是否一致，判断待测电路的字线信号端与位线信号端之间是否存在漏电行为，其中，待测电路为单个记忆体中对应的电路。从而，通过开关控制电路检测出待测电路的字线信号端与位线信号端之间的漏电行为，进而侦测出异常记忆体。本申请提供的记忆体测试电路结构简单，测试方法容易实现，为侦测存在漏电行为的异常记忆体提供了一种有利解决方案。