半导体集成电路装置
公开
摘要
提供一种在半导体集成电路装置中可充分抑制闩锁现象的发生的结构。在输出电路中，输出晶体管(P1)与和外部输出端子相连的ESD保护二极管(D1)分离布置，且在输出晶体管(P1)与ESD保护二极管(D1)之间布置有保护电阻(R1)。保护电阻(R1)分在多个电阻区(21)形成，在电阻区(21)彼此之间，形成有向衬底或阱供给电源电压的抽头。施加到外部输出端子的噪声在到达输出晶体管(P1)之前，被保护电阻(R1)衰减，并通过抽头被吸收。
基本信息
专利标题 ：
半导体集成电路装置
专利标题（英）：
暂无
公开（公告）号 ：
CN114600242A
申请号 ：
CN202080074126.7
公开（公告）日 ：
2022-06-07
申请日 ：
2020-10-21
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
田中英俊
申请人 ：
株式会社索思未来
申请人地址 ：
日本神奈川县
代理机构 ：
中科专利商标代理有限责任公司
代理人 ：
柯瑞京
优先权 ：
CN202080074126.7
主分类号 ：
H01L27/02
IPC分类号 ：
H01L27/02
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
法律状态
2022-06-07 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
