晶片的制造方法和层叠器件芯片的制造方法
公开
摘要
本发明提供晶片的制造方法和层叠器件芯片的制造方法，能够抑制层叠器件芯片的成品率降低。该晶片的制造方法具有如下的步骤：晶片准备步骤，准备在由相互交叉的多条间隔道划分的多个区域内分别形成有半导体器件的晶片；去除步骤，将瑕疵器件区域从晶片分离，该瑕疵器件区域包含形成于晶片的多个半导体器件中的被判别为瑕疵品的半导体器件；以及嵌入步骤，将具有良好的半导体器件且能够嵌入至通过将瑕疵器件区域从晶片分离而形成的贯通孔中的大小的器件芯片嵌入至贯通孔中，该良好的半导体器件具有与被判别为瑕疵品的半导体器件相同的功能。
基本信息
专利标题 ：
晶片的制造方法和层叠器件芯片的制造方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114520164A
申请号 ：
CN202111345633.2
公开（公告）日 ：
2022-05-20
申请日 ：
2021-11-15
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
金永奭张秉得川合章仁寺西俊辅
申请人 ：
株式会社迪思科
申请人地址 ：
日本东京都
代理机构 ：
北京三友知识产权代理有限公司
代理人 ：
杨俊波
优先权 ：
CN202111345633.2
主分类号 ：
H01L21/67
IPC分类号 ：
H01L21/67 H01L21/78 H01L21/60
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/67
专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
法律状态
2022-05-20 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
