一种支持异构集成电路并行测试的系统和方法
实质审查的生效
摘要
本发明公开了一种支持异构集成电路并行测试的系统和方法,包括ATE Host、Runtime、DUT和TIM,所述ATE包括Test Group,所述ATE Host与Runtime双向连接,所述Runtime与TIM双向连接,所述DUT包括BlockA和BlockB,所述DUT通过BlockA和BlockB与TIM对应连接。通过上述方法,测试工程师编写测试用例的时候,不需要关注TIM的资源,DUT数目,只需要合理描述Test Item的测试任务图即可,Runtime会根据实际资源进行合理调度,有效提高测试效率,通用的并行测试Item,对于不同数目和能力的TIM,DUT不需要修改测试程序即可实现动态的并行调度,通过设置的Runtime能够最大限度的实现TIM资源的高效利用,通过并行调度提高测试效率,能够实现一次测试程序创建,多种平台并行处理,提高测试程序编程效率。
基本信息
专利标题 :
一种支持异构集成电路并行测试的系统和方法
专利标题(英):
暂无
公开(公告)号 :
CN114385490A
申请号 :
CN202111625606.0
公开(公告)日 :
2022-04-22
申请日 :
2021-12-28
授权号 :
暂无
授权日 :
暂无
发明人 :
高磊
申请人 :
芯庆科技(上海)有限责任公司
申请人地址 :
上海市虹口区塘沽路309号14层C室(集中登记地)
代理机构 :
北京中创博腾知识产权代理事务所(普通合伙)
代理人 :
戴鹏
优先权 :
CN202111625606.0
主分类号 :
G06F11/36
IPC分类号 :
G06F11/36 G06F9/48 G06F9/38
IPC结构图谱
G
G部——物理
G06
计算;推算或计数
G06F
电数字数据处理
G06F11/00
错误检测;错误校正;监控
G06F11/36
通过软件的测试或调试防止错误
法律状态
2022-05-10 :
实质审查的生效
IPC(主分类) : G06F 11/36
申请日 : 20211228
申请日 : 20211228
2022-04-22 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载