具有NbN SNS约瑟夫森结的超导集成电路及其制备方法
公开
摘要
本发明提供一种具有NbN SNS约瑟夫森结的超导集成电路及其制备方法，该超导集成电路包括衬底、功能层、第一隔离层、第一配线部、第二配线部、第二隔离层、第一接地材料层及第二接地材料层，其中，衬底包括基底层及缓冲层，功能层位于缓冲层上表面且包括层叠的底电极、结势垒层及顶电极，第一隔离层覆盖缓冲层上表面及功能层显露表面且设有被第一配线部与第二配线部填充的第一接触孔与第二接触孔，第二隔离层覆盖第一隔离层上表面及第一配线部与第二配线部显露表面且设有第一通孔与第二通孔，第一与第二接地材料层分别填充第一通孔及第二通孔。本发明采用较厚的结势垒层，提升了势垒层覆盖率，无需外接并联电阻，提升了电路集成度。
基本信息
专利标题 ：
具有NbN SNS约瑟夫森结的超导集成电路及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114566587A
申请号 ：
CN202210245976.X
公开（公告）日 ：
2022-05-31
申请日 ：
2022-03-09
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
张露陈垒王镇
申请人 ：
中国科学院上海微系统与信息技术研究所
申请人地址 ：
上海市长宁区长宁路865号
代理机构 ：
上海光华专利事务所(普通合伙)
代理人 ：
余明伟
优先权 ：
CN202210245976.X
主分类号 ：
H01L39/24
IPC分类号 ：
H01L39/24 H01L39/22 H01L39/12
法律状态
2022-05-31 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
