一种双层约瑟夫森结的超导集成电路及其制备方法
实质审查的生效
摘要
本发明提供一种双层约瑟夫森结的超导集成电路及其制备方法，该超导集成电路包括衬底、逻辑层及信号传输层，其中，逻辑层位于衬底上方，逻辑层包括至少一用于存储和/或运算的下层约瑟夫森结；信号传输层位于逻辑层上方并与逻辑层电连接以对逻辑层的输入输出信号进行传输，信号传输层包括至少一用于约瑟夫森传输线的上层约瑟夫森结。本发明采用双层约瑟夫森结设置，上层约瑟夫森结可无需配置偏置电阻与并联电阻，不仅有利于提高超导集成电路的集成度，还有利于提高超导集成电路的频率，且更小的约瑟夫森传输线集成面积使得上层信号传输层对下层逻辑的布线更加灵活自由。此外，信号传输层还可用于制作无源传输线，进一步提升超导集成电路的集成度。
基本信息
专利标题 ：
一种双层约瑟夫森结的超导集成电路及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114497113A
申请号 ：
CN202210079909.5
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
任洁林倩应利良王镇
申请人 ：
中国科学院上海微系统与信息技术研究所
申请人地址 ：
上海市长宁区长宁路865号
代理机构 ：
上海光华专利事务所(普通合伙)
代理人 ：
刘星
优先权 ：
CN202210079909.5
主分类号 ：
H01L27/18
IPC分类号 ：
H01L27/18 H01L39/02 H01L39/22 H01L39/24
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 27/18
申请日 : 20220124
申请日 : 20220124
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
