在高压集成电路中实现STI的方法
发明专利申请公布后的视为撤回
摘要
本发明公开了一种在高压集成电路中实现STI的方法，首先进行场区的浅沟槽刻蚀，然后进行场区氧化膜淀积，最后进行高选择比的DCMP。本发明可充分利用现有的LOCOS工艺，在不增加掩膜板的情况下实现浅沟槽隔离。
基本信息
专利标题 ：
在高压集成电路中实现STI的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1964016A
申请号 ：
CN200510110235.7
公开（公告）日 ：
2007-05-16
申请日 ：
2005-11-10
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
俞波
申请人 ：
上海华虹NEC电子有限公司
申请人地址 ：
201206上海市浦东新区川桥路1188号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
丁纪铁
优先权 ：
CN200510110235.7
主分类号 ：
H01L21/762
IPC分类号 ：
H01L21/762
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/76
组件间隔离区的制作
H01L21/762
介电区
法律状态
2008-11-26 ：
发明专利申请公布后的视为撤回
2007-07-11 ：
实质审查的生效
2007-05-16 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
