降低绕线布局变动而减少掩模工序的方法
授权
摘要
本发明是一种降低绕线布局变动而减少掩模工序的方法，是用以解决公知技术在金属层掩模使用掩模次数过多的问题，本发明通过一集成电路软件加载一集成电路绕线布局档案于仿真的一晶片电路基板上，将所有金属层的制作改变成为部分金属层的制作，在于晶片研发设计阶段中，设计出必需制作的掩模的最少金属层绕线布局以减少掩模数目，达到降低晶片制作成本的目的。
基本信息
专利标题 ：
降低绕线布局变动而减少掩模工序的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1949231A
申请号 ：
CN200510112766.X
公开（公告）日 ：
2007-04-18
申请日 ：
2005-10-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈建良冯濬明林淑惠
申请人 ：
扬智科技股份有限公司
申请人地址 ：
台湾省台北市
代理机构 ：
北京三友知识产权代理有限公司
代理人 ：
李强
优先权 ：
CN200510112766.X
主分类号 ：
G06F17/50
IPC分类号 ：
G06F17/50 H01L21/00 H01L21/82
法律状态
2009-04-08 ：
授权
2007-06-13 ：
实质审查的生效
2007-04-18 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
