本发明公开了一种半导体存储器器件。均衡电路响应于激活均衡控制信号将一对位线彼此连接，并将该对位线连接到预充电电压线。均衡控制电路响应于第一定时信号的激活，将均衡控制信号去激活。字线驱动电路响应于第二定时信号的激活而激活字线中的一条。定时控制电路的第一信号生成电路生成第一定时信号。定时控制电路的第二信号生成电路在均衡控制信号随第一定时信号的激活而被去激活之后，激活第二定时信号。第二信号生成电路的延迟控制电路相对于在正常模式中第二定时信号的激活定时，在测试模式中延迟第二定时信号的激活定时。