MOS型半导体集成电路装置
专利权的终止
摘要
本发明揭示一种MOS型晶体管集成电路装置，具有P沟道及N沟道MOS晶体管，且设置使前级的输出信号供给后级作为输入信号的多级连接的多个MOS型电路。所述多个MOS型电路中，从最后级看，第奇数级的MOS型电路各自的电源供给节点与电源电压VDD的供给节点之间插入第1晶体管。所述多个MOS型电路中，从最后级看，第偶数级的MOS型电路各自的电源供给节点与所述电源电压VDD的供给节点之间插入第2晶体管。控制电路进行控制，使所述多个MOS型电路为待机状态时，分别把待机状态的多个MOS型电路从待机状态恢复到有源状态时，首先使所述第2晶体管导通，接着使所述第1晶体管导通。
基本信息
专利标题 ：
MOS型半导体集成电路装置
专利标题（英）：
暂无
公开（公告）号 ：
CN1794585A
申请号 ：
CN200510136156.3
公开（公告）日 ：
2006-06-28
申请日 ：
2005-12-20
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
栉田桂一平林修
申请人 ：
株式会社东芝
申请人地址 ：
日本东京
代理机构 ：
上海专利商标事务所有限公司
代理人 ：
沈昭坤
优先权 ：
CN200510136156.3
主分类号 ：
H03K19/00
IPC分类号 ：
H03K19/00
法律状态
2018-12-07 ：
专利权的终止
未缴年费专利权终止IPC(主分类) : H03K 19/00
申请日 : 20051220
授权公告日 : 20111012
终止日期 : 20171220
申请日 : 20051220
授权公告日 : 20111012
终止日期 : 20171220
2011-10-12 ：
授权
2006-08-23 ：
实质审查的生效
2006-06-28 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
