集成电路记忆体及其操作方法
授权
摘要
本发明提供一种用于集成电路记忆体的资料汇流排电路，包括用于将记忆体与I/O区块连接的每I/O垫4位元汇流排，但是仅将每I/O两位元用于写入，而每I/O垫4位元用于读取。在输入资料闪控讯号的每个下降边缘时，可经由汇流排传输后两个位元，故毋须精确地计数输入资料闪控脉冲。此外，该资料汇流排电路可相容于DDR1及DDR2操作模式。
基本信息
专利标题 ：
集成电路记忆体及其操作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN1892893A
申请号 ：
CN200610066187.0
公开（公告）日 ：
2007-01-10
申请日 ：
2006-03-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
强艾伦佛伊史蒂夫伊顿麦克莫瑞
申请人 ：
茂德科技股份有限公司
申请人地址 ：
中国台湾
代理机构 ：
北京中原华和知识产权代理有限责任公司
代理人 ：
寿宁
优先权 ：
CN200610066187.0
主分类号 ：
G11C7/10
IPC分类号 ：
G11C7/10 G11C7/22 G11C11/4076 G11C11/4096
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C7/10
输入/输出数据接口装置，例如：I/O数据控制电路、I/O数据缓冲器
法律状态
2011-08-31 ：
授权
2007-03-07 ：
实质审查的生效
2007-01-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN1892893A.PDF
PDF下载
