配置为表现绝缘体上半导体行为的块状半导体衬底
授权
摘要
本文公开了配置为表现出绝缘体上半导体(SOI)行为的块状半导体衬底，以及相应的制造方法。被配置为表现出SOI行为的示例性块状衬底包括限定块状衬底的沟道区域的第一隔离沟槽和限定包括沟道区域的有源区域的第二隔离沟槽。第一隔离沟槽包括第一隔离沟槽部分和设置在第一隔离沟槽部分上方的第二隔离沟槽部分。第一隔离材料填充第一隔离沟槽部分，并且外延材料填充第二隔离沟槽部分。外延材料设置在第一隔离材料上。第二隔离材料填充第二隔离沟槽。在第一隔离沟槽和沟道区域下面的块状衬底的一部分被配置为具有比块状衬底更高的电阻。本发明实施例涉及配置为表现绝缘体上半导体行为的块状半导体衬底。
基本信息
专利标题 ：
配置为表现绝缘体上半导体行为的块状半导体衬底
专利标题（英）：
暂无
公开（公告）号 ：
CN110649036A
申请号 ：
CN201910049742.6
公开（公告）日 ：
2020-01-03
申请日 ：
2019-01-18
授权号 ：
CN110649036B
授权日 ：
2022-05-31
发明人 ：
古尔巴格·辛格庄坤苍陈信吉
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN201910049742.6
主分类号 ：
H01L27/12
IPC分类号 ：
H01L27/12 H01L21/84
法律状态
2022-05-31 ：
授权
2020-02-04 ：
实质审查的生效
IPC(主分类) : H01L 27/12
申请日 : 20190118
申请日 : 20190118
2020-01-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
