用于形成薄绝缘体上半导体（SOI）衬底的方法
授权
摘要
本申请的各种实施例涉及一种用于形成薄绝缘体上半导体(SOI)衬底而没有注入辐射和/或等离子体损坏的方法。在一些实施例中，在牺牲衬底上外延形成器件层，并在器件层上形成绝缘层。例如，绝缘层可形成为带负电荷或中性电荷的净电荷。牺牲衬底与操作衬底接合，从而器件层和绝缘层位于牺牲衬底和操作衬底之间。去除牺牲衬底，并循环减薄器件层，直到器件层具有目标厚度。每个减薄循环均包括氧化器件层的一部分并去除由氧化产生的氧化物。本发明的实施例还涉及用于形成薄绝缘体上半导体(SOI)衬底的方法。
基本信息
专利标题 ：
用于形成薄绝缘体上半导体（SOI）衬底的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN110828367A
申请号 ：
CN201910382802.6
公开（公告）日 ：
2020-02-21
申请日 ：
2019-05-09
授权号 ：
CN110828367B
授权日 ：
2022-06-10
发明人 ：
吴政达蔡嘉雄卢玠甫曾国华周世培郑有宏杜友伦
申请人 ：
台湾积体电路制造股份有限公司
申请人地址 ：
中国台湾新竹
代理机构 ：
北京德恒律治知识产权代理有限公司
代理人 ：
章社杲
优先权 ：
CN201910382802.6
主分类号 ：
H01L21/762
IPC分类号 ：
H01L21/762
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/71
限定在组H01L21／70中的器件的特殊部件的制造
H01L21/76
组件间隔离区的制作
H01L21/762
介电区
法律状态
2022-06-10 ：
授权
2020-03-17 ：
实质审查的生效
IPC(主分类) : H01L 21/762
申请日 : 20190509
申请日 : 20190509
2020-02-21 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
