用于检测对衬底的完整性的破坏的方法以及对应的装置
授权
摘要
本公开的实施例涉及用于检测对衬底的完整性的破坏的方法以及对应的装置。集成电路的半导体衬底由涂层保护。半导体包括正面和背面。为了检测从背面对集成电路的半导体衬底的完整性的破坏，检测朝向衬底的背面的涂层的断开。响应于此，生成警报。通过关于半导体衬底进行电阻测量以及将所测量的电阻与半导体衬底的标称电阻值进行比较来执行检测。
基本信息
专利标题 ：
用于检测对衬底的完整性的破坏的方法以及对应的装置
专利标题（英）：
暂无
公开（公告）号 ：
CN110118924A
申请号 ：
CN201910075225.6
公开（公告）日 ：
2019-08-13
申请日 ：
2019-01-25
授权号 ：
CN110118924B
授权日 ：
2022-04-29
发明人 ：
A·萨拉菲亚诺斯B·尼古拉斯D·弗龙特
申请人 ：
意法半导体(鲁塞)公司
申请人地址 ：
法国鲁塞
代理机构 ：
北京市金杜律师事务所
代理人 ：
王茂华
优先权 ：
CN201910075225.6
主分类号 ：
G01R31/28
IPC分类号 ：
G01R31/28 H01L23/00
IPC结构图谱
G
G部——物理
G01
测量；测试
G01R
测量电变量；测量磁变量
G01R31/28
•电路的测试，例如用信号故障寻测器
法律状态
2022-04-29 ：
授权
2019-09-06 ：
实质审查的生效
IPC(主分类) : G01R 31/28
申请日 : 20190125
申请日 : 20190125
2019-08-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
