本发明涉及一种位线接触部和DRAM的制造方法，属于半导体技术领域，用以解决现有窄小区域蚀刻变慢、不需要的部分绝缘材料层也被蚀刻以及底切的问题。位线接触部的制造方法包括：提供半导体衬底；形成多个有源区；形成隔离材料层，并在要形成位线接触部的有源区上方形成开口区域；在开口区域和隔离材料层上方沉积多晶硅层；形成位线叠层并将位线叠层形成为位线主体结构；以位线主体结构为掩模，通过多次循环蚀刻工艺对多晶硅层进行多次蚀刻以形成位线接触部，其中，循环蚀刻工艺包括前体气体吸收步骤、多余前体气体吹扫步骤、吸附气体激活步骤和多余激活气体吹扫步骤。通过多次循环蚀刻工艺能够在小于等于10nm的窄小区域实现有效蚀刻。