半导体结构的制备方法及半导体结构
授权
摘要
本发明提供一种半导体结构的制备方法及半导体结构，涉及半导体技术领域，该半导体结构的制备方法包括：提供基底，在基底上依次层叠形成位线接触层、第一掩膜层、第二掩膜层以及多个间隔设置的掩膜结构，相邻的掩膜结构之间形成第一开口；去除暴露在第一开口内的部分第二掩膜层，以在第二掩膜层内形成第一凹槽。本发明利用第一凹槽减薄部分的第二掩膜层，这样在蚀刻第二掩膜层时，由于第二掩膜层的厚度降低，减少了蚀刻第二掩膜层的时间，进而避免了侧刻蚀第二掩膜层，防止了位线接触结构的缺失，提高了半导体结构的存储性能。
基本信息
专利标题 ：
半导体结构的制备方法及半导体结构
专利标题（英）：
暂无
公开（公告）号 ：
CN113097145A
申请号 ：
CN202110342487.1
公开（公告）日 ：
2021-07-09
申请日 ：
2021-03-30
授权号 ：
CN113097145B
授权日 ：
2022-04-22
发明人 ：
冯大伟
申请人 ：
长鑫存储技术有限公司
申请人地址 ：
安徽省合肥市经济开发区空港工业园兴业大道388号
代理机构 ：
北京同立钧成知识产权代理有限公司
代理人 ：
孟秀娟
优先权 ：
CN202110342487.1
主分类号 ：
H01L21/8242
IPC分类号 ：
H01L21/8242 H01L27/108
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2022-04-22 ：
授权
2021-07-27 ：
实质审查的生效
IPC(主分类) : H01L 21/8242
申请日 : 20210330
申请日 : 20210330
2021-07-09 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN113097145A.PDF
PDF下载
