半导体结构及其制备方法
授权
摘要
本发明涉及一种半导体结构及其制备方法，包括：提供基底；于基底内形成初始沟槽；形成牺牲层，牺牲层包括第一部分及第二部分；第一部分填满初始沟槽，第二部分覆盖基底的上表面及第一部分的上表面；于第二部分内形成分割槽，以将第二部分图形化为牺牲图形，牺牲图形与第一部分对应设置；于分割槽内形成填充层，填充层填满分割槽；去除牺牲图形及第一部分，以形成字线沟槽；于字线沟槽内形成埋入式栅极字线。该半导体结构及其制备方法通过两步形成沟槽，使得埋入式栅极字线一半位于有源区内，可以将低对刻蚀工艺的要求，保证工艺的实现能力，并能得到理想的沟道长度，使得半导体结构进入1z时代整体尺寸微缩的情况下仍不受短沟道效应的影响。
基本信息
专利标题 ：
半导体结构及其制备方法
专利标题（英）：
暂无
公开（公告）号 ：
CN113097150A
申请号 ：
CN202110351087.7
公开（公告）日 ：
2021-07-09
申请日 ：
2021-03-31
授权号 ：
CN113097150B
授权日 ：
2022-04-12
发明人 ：
于业笑
申请人 ：
长鑫存储技术有限公司
申请人地址 ：
安徽省合肥市经济技术开发区空港工业园兴业大道388号
代理机构 ：
广州华进联合专利商标代理有限公司
代理人 ：
史治法
优先权 ：
CN202110351087.7
主分类号 ：
H01L21/8242
IPC分类号 ：
H01L21/8242 H01L27/108
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8239
存储器结构
H01L21/8242
动态随机存取存储结构
法律状态
2022-04-12 ：
授权
2021-07-27 ：
实质审查的生效
IPC(主分类) : H01L 21/8242
申请日 : 20210331
申请日 : 20210331
2021-07-09 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
