本发明涉及集成电路技术领域，具体涉及一种集成电路全抗静电基座制作方法。在电路基板上蚀刻出多条间距相同且相互平行的接地线；将N根长度相同的针状电极通过导电环沿与接地线垂直的方向平行固定于接地线上；注塑绝缘填充浆，并对注塑形成的基体进行边缘切割使接地线两端裸露，形成单层电极基体；重复以上操作，得到M个单层电极基体；将M个单层电极基体层叠固化为基座胚体a；环绕基座胚体镀覆导电层，形成基座胚体b；沿相邻接地线的间隙方向将基座胚体b切片，得到若干个集成电路全抗静电基座。该制作方法制作出的基座可用于集成电路与电路板相连接，使所连接集成电路的每一个引脚得到抗静电保护。这样可节省大部分用于在芯片内部制作静电防护的晶源面积，同时使芯片的安全性得到充分的保障。