一种封装装片结构设计方法
实质审查的生效
摘要
本发明公开了一种封装装片结构设计方法，包括以下步骤：(1)在框架基材上采用SSOP24框架正常装片，使用装片胶粘接下层芯片，形成芯片叠装方式的第一层；(2)在下层芯片上采用DAF进行装片，分别使用装片胶粘接两颗上层芯片，形成芯片叠装方式的第二层；(3)两颗上层芯片采用一次性贴片，贴片后烘烤；(4)使用焊线将基材焊盘与下层芯片焊接，然后两颗上层芯片与下层芯片采用BSOB线弧焊接方式；(5)塑封，完成整个产品封装。本发明适用于SSOP24封装，在第二层平封两颗芯片，带来了更多组合的可能，平封芯片的尺寸、厚度和贴片位置都可以进行微调，在原有SSOP24基础上再次精简了封装面积，拥有更高的性价比。
基本信息
专利标题 ：
一种封装装片结构设计方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114420570A
申请号 ：
CN202111647148.0
公开（公告）日 ：
2022-04-29
申请日 ：
2021-12-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
艾育林盛天金
申请人 ：
江西万年芯微电子有限公司
申请人地址 ：
江西省上饶市万年县高新技术产业区丰收工业园
代理机构 ：
南昌洪达专利事务所
代理人 ：
刘凌峰
优先权 ：
CN202111647148.0
主分类号 ：
H01L21/50
IPC分类号 ：
H01L21/50 H01L21/60
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/50
应用H01L21/06至H01L21/326中的任一小组都不包含的方法或设备组装半导体器件的
法律状态
2022-05-20 ：
实质审查的生效
IPC(主分类) : H01L 21/50
申请日 : 20211230
申请日 : 20211230
2022-04-29 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
