一种肖特基结源漏CMOS finFET及其制作方法
实质审查的生效
摘要
本发明涉及集成电路制作技术领域，具体公开了一种肖特基结源漏CMOS finFET，其中，包括：底层电路和设置在底层电路上的至少一层顶层电路，底层电路与顶层电路之间、以及每相邻两层顶层电路之间均设置第一介质层，每层顶层电路均包括源极金属、漏极金属和栅极金属，源极金属和漏极金属分别位于栅极金属的两侧，源极金属和漏极金属形成肖特基结，栅极金属的表面设置第二介质层，第二介质层、源极金属和漏极金属的表面均设置第一绝缘层，第一绝缘层的表面设置金属屏蔽层，金属屏蔽层的表面形成第二绝缘层。本发明还公开了一种肖特基结源漏CMOS finFET的制作方法。本发明提供的肖特基结源漏CMOS finFET能够优化CMOS电路的性能。
基本信息
专利标题 ：
一种肖特基结源漏CMOS finFET及其制作方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114334830A
申请号 ：
CN202111671684.4
公开（公告）日 ：
2022-04-12
申请日 ：
2021-12-31
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
刘战峰
申请人 ：
无锡物联网创新中心有限公司
申请人地址 ：
江苏省无锡市新吴区菱湖大道200号中国传感网国际创新园E2座112
代理机构 ：
无锡市大为专利商标事务所(普通合伙)
代理人 ：
陈丽丽
优先权 ：
CN202111671684.4
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L29/06 H01L29/47 H01L29/49 H01L29/78 H01L21/336
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-04-29 ：
实质审查的生效
IPC(主分类) : H01L 21/8238
申请日 : 20211231
申请日 : 20211231
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
