一种改善多晶栅覆盖层上附着缺陷的外延方法
实质审查的生效
摘要
本发明提供一种改善多晶栅覆盖层上附着缺陷的外延方法，提供基底，位于基底上相互间隔的多晶栅；多晶栅之间为源漏外延区域；源漏外延区域形成有凹槽；在凹槽中通过添加HCl气氛外延形成种子层；在种子层上通过添加HCl气氛外延形成体层；在体层上外延形成帽层；通入HCl作为刻蚀气体，同时原位通入GeH4气氛催化加强刻蚀，使得帽层被回刻。本发明提供多晶栅覆盖层上改善附着缺陷的锗硅原位催化外延方法，包含种子层，以及体层和帽层。提升对源漏区薄膜和多晶栅覆盖区缺陷的刻蚀选择比，在回刻帽层时迅速将多晶栅覆盖层处的缺陷消除，完成整个外延过程，从而实现器件同时满足良率的保持和高产能输出的需求。
基本信息
专利标题 ：
一种改善多晶栅覆盖层上附着缺陷的外延方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496797A
申请号 ：
CN202210097229.6
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
陈勇跃谭俊
申请人 ：
上海华力集成电路制造有限公司
申请人地址 ：
上海市浦东新区康桥东路298号1幢1060室
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210097229.6
主分类号 ：
H01L21/336
IPC分类号 ：
H01L21/336 H01L21/02 H01L29/78
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/334
制造单极型器件的台阶式工艺
H01L21/335
场效应晶体管
H01L21/336
带有绝缘栅的
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/336
申请日 : 20220127
申请日 : 20220127
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
