本申请提供一种共源共栅晶体管封装结构，涉及半导体技术领域，包括常断型晶体管、常通型晶体管、封装框架以及并排设置于封装框架内的第一基板和第二基板，常断型晶体管的底面贴装于第一基板，常通型晶体管底面贴装于第二基板，常断型晶体管包括位于顶面的第一源极和第一漏极、以及位于底面的第一栅极，常通型晶体管包括位于顶面的第二源极、第二漏极和第二栅极，第一源极与第二栅极连接，第一漏极和第二源极连接。因此，可以有效缩短第一源极和第二栅极连接时的打线距离，缩短第一漏极和第二源极连接时的打线距离，进而有效降低因级联所产生的寄生电感，同时，也能够方便打线，降低打线难度和复杂度，从而降低封装成本。