集成在半导体结构中的烧录器的制作方法
实质审查的生效
摘要

本发明提供了一种集成在半导体结构中的烧录器的制作方法。具体的,其依靠现有CMOS平台的工艺条件,在具有隔离作用的浅沟槽隔离结构所对应的半导体衬底的表面上先形成用于后续步骤形成齐纳二极管的PN结的衬底层,然后在对该衬底层进行两次离子注入,以在该衬底层中形成齐纳二极管的PN结,之后在将该齐纳二极管作为本发明所提出的集成在半导体结构中的烧录器。由于本发明作为烧录器的结构是齐纳二极管,而齐纳二极管具有永久不可恢复的特性,因此,利用本发明形成的烧录器可以避免现有技术中金属熔线为了保证烧录器的一次数据读写目的,而需要在烧录时需在芯片表面开窗口,进而需要额外工艺的问题。

基本信息
专利标题 :
集成在半导体结构中的烧录器的制作方法
专利标题(英):
暂无
公开(公告)号 :
CN114551238A
申请号 :
CN202210454789.2
公开(公告)日 :
2022-05-27
申请日 :
2022-04-28
授权号 :
暂无
授权日 :
暂无
发明人 :
蒋德舟赵斌
申请人 :
广州粤芯半导体技术有限公司
申请人地址 :
广东省广州市黄埔区凤凰五路28号
代理机构 :
上海思捷知识产权代理有限公司
代理人 :
郑星
优先权 :
CN202210454789.2
主分类号 :
H01L21/329
IPC分类号 :
H01L21/329  H01L29/866  H01L21/8249  H01L27/02  H01L27/06  
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件;其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件,例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体,如掺杂材料
H01L21/328
制造双极型器件,例如二极管、晶体管、晶闸管的台阶式工艺
H01L21/329
包括1个或两个电极的器件,例如二极管
法律状态
2022-06-14 :
实质审查的生效
IPC(主分类) : H01L 21/329
申请日 : 20220428
2022-05-27 :
公开
注:本法律状态信息仅供参考,即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
  • 联系电话
    电话:023-6033-8768
    QQ:1493236332
  • 联系 Q Q
    电话:023-6033-8768
    QQ:1493236332
  • 关注微信
    电话:023-6033-8768
    QQ:1493236332
  • 收藏
    电话:023-6033-8768
    QQ:1493236332