半导体集成电路
专利权的终止
摘要
本发明的课题是在CMOS结构的倒相电路中抑制起因于寄生晶体管的电流。如果在N阱区(102)的表面上形成由P型源区(103)、P型漏区(104)和栅电极(105)构成的PMOS晶体管和阱电位用N型高浓度杂质区(107)，而且，在P型半导体衬底(101)的表面上形成由N型源区(108)、N型漏区(109)和栅电极(110)构成的NMOS晶体管和衬底电位用P型高浓度杂质区(112)，则形成由双极型晶体管(Q1、Q2)和电阻(R1～R3)构成的寄生电路。在本发明中，通过在N阱区(112)中设置N型高浓度杂质区(114)和P型杂质区(115、116)，有意识地形成寄生晶体管(Q3)，由此，抑制在电源上升时各电源电位的关系为VCC＞VDD且VSS＜VEE时的电流产生。
基本信息
专利标题 ：
半导体集成电路
专利标题（英）：
暂无
公开（公告）号 ：
CN1838413A
申请号 ：
CN200610002413.9
公开（公告）日 ：
2006-09-27
申请日 ：
2006-01-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
长友茂
申请人 ：
冲电气工业株式会社
申请人地址 ：
日本东京
代理机构 ：
中国国际贸易促进委员会专利商标事务所
代理人 ：
王以平
优先权 ：
CN200610002413.9
主分类号 ：
H01L27/08
IPC分类号 ：
H01L27/08
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L27/00
由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27/02
包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27/04
其衬底为半导体的
H01L27/08
只包括有一种半导体组件的
法律状态
2012-04-11 ：
专利权的终止
未缴年费专利权终止号牌文件类型代码 : 1605
号牌文件序号 : 101219109918
IPC(主分类) : H01L 27/08
专利号 : ZL2006100024139
申请日 : 20060127
授权公告日 : 20090902
终止日期 : 20110127
号牌文件序号 : 101219109918
IPC(主分类) : H01L 27/08
专利号 : ZL2006100024139
申请日 : 20060127
授权公告日 : 20090902
终止日期 : 20110127
2009-09-02 ：
授权
2008-05-07 ：
实质审查的生效
2006-09-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
