衬底接触蚀刻工艺
授权
摘要
在所描述的示例中，具有深沟槽(112)的半导体器件(100)具有形成在深沟槽(112)的侧壁(122)和底部(124)上的介电衬垫(120)。两步工艺法的预蚀刻淀积步骤在半导体器件(100)的现有顶表面上以及在接近衬底(102)的顶表面(106)的介电衬垫(120)上形成保护性聚合物(136)。预蚀刻淀积步骤没有从深沟槽(112)的底部(124)移除大量的介电衬垫(120)。两步工艺法的主蚀刻步骤在深沟槽(112)的顶部处保持保护性聚合物(136)的同时，移除在深沟槽(112)的底部(124)处的介电衬垫(120)。随后移除保护性聚合物(136)。
基本信息
专利标题 ：
衬底接触蚀刻工艺
专利标题（英）：
暂无
公开（公告）号 ：
CN107851577A
申请号 ：
CN201680045942.9
公开（公告）日 ：
2018-03-27
申请日 ：
2016-08-08
授权号 ：
CN107851577B
授权日 ：
2022-05-17
发明人 ：
D·W·哈曼T·E·里里伯瑞治A·阿里
申请人 ：
德克萨斯仪器股份有限公司
申请人地址 ：
美国德克萨斯州
代理机构 ：
北京纪凯知识产权代理有限公司
代理人 ：
徐东升
优先权 ：
CN201680045942.9
主分类号 ：
H01L21/308
IPC分类号 ：
H01L21/308 H01L21/28
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/02
半导体器件或其部件的制造或处理
H01L21/04
至少具有一个跃变势垒或表面势垒的器件，例如PN结、耗尽层、载体集结层
H01L21/18
器件有由周期表Ⅳ族元素或含有/不含有杂质的AⅢBⅤ族化合物构成的半导体，如掺杂材料
H01L21/30
用H01L21/20至H01L21/26各组不包含的方法或设备处理半导体材料的
H01L21/302
改变半导体材料的表面物理特性或形状的，例如腐蚀、抛光、切割
H01L21/306
化学或电处理，例如电解腐蚀
H01L21/308
应用掩膜的
法律状态
2022-05-17 ：
授权
2018-07-31 ：
实质审查的生效
IPC(主分类) : H01L 21/308
申请日 : 20160808
申请日 : 20160808
2018-03-27 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN107851577A.PDF
PDF下载
