电路形成方法
授权
摘要
在本发明的电路形成方法中，向基材的上表面的第一配线的形成预定位置喷出金属墨。并且，对金属墨进行烧成而形成第一配线(156)。但是，仅将第一配线与第二配线的连接预定部(图中的灰色的部分)设为未烧成。并且，以遍及未烧成的金属墨的上表面与基材的上表面的第二配线的形成预定位置的方式喷出金属墨。由于未烧成的金属墨的上表面的润湿性与基材的上表面的润湿性相同，因此喷出至未烧成的金属墨的上表面的金属墨与喷出至基材的上表面的金属墨不会分离，能够恰当地连接第一配线与第二配线。
基本信息
专利标题 ：
电路形成方法
专利标题（英）：
暂无
公开（公告）号 ：
CN109315066A
申请号 ：
CN201680086909.0
公开（公告）日 ：
2019-02-05
申请日 ：
2016-06-28
授权号 ：
CN109315066B
授权日 ：
2022-04-01
发明人 ：
冢田谦磁藤田政利桥本良崇竹内佑川尻明宏铃木雅登牧原克明
申请人 ：
株式会社富士
申请人地址 ：
日本爱知县知立市
代理机构 ：
中原信达知识产权代理有限责任公司
代理人 ：
穆德骏
优先权 ：
CN201680086909.0
主分类号 ：
H05K3/10
IPC分类号 ：
H05K3/10
法律状态
2022-04-01 ：
授权
2019-06-04 ：
实质审查的生效
IPC(主分类) : H05K 3/10
申请日 : 20160628
申请日 : 20160628
2019-02-05 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
