电路形成基板的制造方法

专利权的终止

摘要

即便增大电路形成基板的工件尺寸，本发明也可以提供稳定且高品质的电路形成基板。在叠层工序中，相对于第1金属箔(6L)并排配设作为B阶段基板材料的胶片(2L1)、(2L2)，并叠层在第1金属箔(6L)上。在基板材料(2L1)、(2L2)上叠层C阶段基板材料(1)。在基板材料(1)上叠层两片以上的作为B阶段基板材料的胶片(2U1)、(2U2)，再在这些胶片(2U1)、(2U2)上叠层第2金属箔(6U)。

基本信息

专利标题：

电路形成基板的制造方法

专利标题（英）：

暂无

公开（公告）号：

CN101142863A

申请号：

CN200680008163.8

公开（公告）日：

2008-03-12

申请日：

2006-03-16

授权号：

暂无

授权日：

暂无

发明人：

西井利浩

申请人：

松下电器产业株式会社

申请人地址：

日本大阪府

代理机构：

中科专利商标代理有限责任公司

代理人：

汪惠民

优先权：

CN200680008163.8

主分类号：

H05K3/46

IPC分类号：

H05K3/46