改善背照式全局快门效率的像素结构
授权
摘要
一种改善背照式全局快门效率的结构，藉由将感光像素电路中，在浮动扩散节点区域的位置，形成至少一个强电场，藉此产生屏蔽浮动扩散节点区域的效应，或者通过制程，将浮动扩散节点面向照光方向的半导体材料挖空，让此方向上无法形成空乏区，或者在照光方向形成阻挡光线的反射层或光阻层，减少非预期的感光噪声所产生的电荷，并使已经受到感光噪声影响而产生的电荷难以到达浮动扩散节点区域，藉此改善快门效率。
基本信息
专利标题 ：
改善背照式全局快门效率的像素结构
专利标题（英）：
暂无
公开（公告）号 ：
CN110536080A
申请号 ：
CN201910419018.8
公开（公告）日 ：
2019-12-03
申请日 ：
2019-05-20
授权号 ：
CN110536080B
授权日 ：
2022-05-03
发明人 ：
庄凯杰李永忠张彦闵
申请人 ：
原相科技股份有限公司
申请人地址 ：
中国台湾新竹科学工业园区新竹县创新一路5号5楼
代理机构 ：
北京润平知识产权代理有限公司
代理人 ：
肖冰滨
优先权 ：
CN201910419018.8
主分类号 ：
H04N5/355
IPC分类号 ：
H04N5/355 H04N5/359 H04N5/369 H04N5/374
法律状态
2022-05-03 ：
授权
2019-12-27 ：
实质审查的生效
IPC(主分类) : H04N 5/355
申请日 : 20190520
申请日 : 20190520
2019-12-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
