降低开关损耗的分离栅MOSFET器件
授权
摘要
本实用新型涉及一种降低开关损耗的分离栅MOSFET器件，它包括第一导电类型衬底、第一导电类型外延层、沟槽、第二导电类型体区、第一导电类型源区、绝缘介质层、栅极金属、源极金属、控制栅多晶硅、栅氧化层、分离栅多晶硅、介质隔离腔与漏极金属，所述分离栅多晶硅的体积小于控制栅多晶硅的体积，且所述分离栅多晶硅与控制栅多晶硅之间的介质隔离腔的厚度大于栅氧化层的厚度。本实用新型降低了开关损耗、解决了IGSS漏电过大的问题，本实用新型能提高沟槽底部的拐角处的耐压能力并可精确调节输入电容Ciss和输出电容Coss的大小。本实用新型的制造工艺均与已广泛使用的半导体制造技术工艺兼容，利于推广和批量生产。
基本信息
专利标题 ：
降低开关损耗的分离栅MOSFET器件
专利标题（英）：
暂无
公开（公告）号 ：
暂无
申请号 ：
CN202020602285.7
公开（公告）日 ：
暂无
申请日 ：
2020-04-21
授权号 ：
CN211578762U
授权日 ：
2020-09-25
发明人 ：
刘秀梅殷允超周祥瑞刘锋
申请人 ：
江苏捷捷微电子股份有限公司
申请人地址 ：
江苏省南通市启东科技创业园兴龙路8号
代理机构 ：
无锡市大为专利商标事务所(普通合伙)
代理人 ：
曹祖良
优先权 ：
CN202020602285.7
主分类号 ：
H01L29/78
IPC分类号 ：
H01L29/78 H01L21/336 H01L29/423 H01L29/06
法律状态
2020-09-25 ：
授权
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
