一种在沟槽型双层栅结构内集成肖特基二极管的方法
实质审查的生效
摘要
本发明提供一种在沟槽型双层栅结构内集成肖特基二极管的方法，形成SBD区、元胞区以及第一、第二沟槽区；形成第一介质层并淀积多晶硅；对多晶硅进行光刻和回刻，去除SBD区、元胞区及第二沟槽区上段的多晶硅；淀积高密度等离子体氧化膜，去除SBD区、元胞区及第二沟槽区上段的高密度等离子体氧化膜，在SBD区、元胞区及第二沟槽区暴露的表面形成第一栅氧化层；去除SBD区中的第一栅氧化层；在SBD区形成第二栅氧化层；在SBD区、元胞区及第二沟槽区内形成第二多晶硅层；在元胞区与第一沟槽区之间的区域、第一、第二沟槽区之间的区域形成第一注入区和第二注入区；形成接触孔并填充金属。
基本信息
专利标题 ：
一种在沟槽型双层栅结构内集成肖特基二极管的方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114496933A
申请号 ：
CN202210031297.2
公开（公告）日 ：
2022-05-13
申请日 ：
2022-01-12
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
顾昊元蔡晨李亮
申请人 ：
上海华虹宏力半导体制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区祖冲之路1399号
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
戴广志
优先权 ：
CN202210031297.2
主分类号 ：
H01L21/8249
IPC分类号 ：
H01L21/8249 H01L21/28 H01L21/265
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8248
双极和场效应工艺的结合
H01L21/8249
双极和MOS工艺
法律状态
2022-05-31 ：
实质审查的生效
IPC(主分类) : H01L 21/8249
申请日 : 20220112
申请日 : 20220112
2022-05-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
