半导体集成电路的图形设计方法和器件
专利权的终止未缴年费专利权终止
摘要
通过部分重叠两个相邻单元，使它们具有与导线连接以提供功率的共用端区，而增加根据标准单元法设计的LSI的封装密度。为此，沿单元行方向的侧面端区图形，其形状，尺寸和在每个单元中的位置都被标准化，并存贮在一个CAD系统的单元库里。同时还存贮进一个新增加的符号，以便在用显示屏幕进行芯片设计的过程中，用这个符号来指示重叠的区域。
基本信息
专利标题 ：
半导体集成电路的图形设计方法和器件
专利标题（英）：
暂无
公开（公告）号 ：
CN85104935A
申请号 ：
CN85104935.4
公开（公告）日 ：
1986-12-24
申请日 ：
1985-06-27
授权号 ：
CN85104935B
授权日 ：
1988-02-03
发明人 ：
姐齿伸彦马场重典
申请人 ：
富士通株式会社
申请人地址 ：
日本神奈川县川崎市中原区上小田中1015
代理机构 ：
中国国际贸易促进委员会专利代理部
代理人 ：
张卫民
优先权 ：
CN85104935.4
主分类号 ：
H01L21/82
IPC分类号 ：
H01L21/82 H01L27/10
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
法律状态
2000-08-23 ：
专利权的终止未缴年费专利权终止
1988-10-05 ：
授权
1988-02-03 ：
审定
1986-12-24 ：
公开
1985-12-20 ：
实质审查请求
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
