非易失性存储器的程序验证
授权
摘要
一种非易失性存储器件，包括：以组安排的页面缓冲区，每个组耦合到相应数据输出线，以便在程序验证操作期间可以将来自每个组中的多于一个页面缓冲区的数据同时表现在相应数据输出线上。页面缓冲区可以被安排在修复单元中，并且在列扫描操作期间来自多于一个页面缓冲区的数据被同时耦合到数据输出线。
基本信息
专利标题 ：
非易失性存储器的程序验证
专利标题（英）：
暂无
公开（公告）号 ：
CN1832042A
申请号 ：
CN200510135399.5
公开（公告）日 ：
2006-09-13
申请日 ：
2005-12-27
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
李哲昊李真烨
申请人 ：
三星电子株式会社
申请人地址 ：
韩国京畿道
代理机构 ：
北京市柳沈律师事务所
代理人 ：
史新宏
优先权 ：
CN200510135399.5
主分类号 ：
G11C16/06
IPC分类号 ：
G11C16/06 G11C16/10 G11C29/00 H01L27/115 G06F11/00
相关图片
IPC结构图谱
G
G部——物理
G11
信息存储
G11C
静态存储器
G11C16/06
辅助电路，例如：用于写入存储器的
法律状态
2010-01-27 ：
授权
2008-01-16 ：
实质审查的生效
2006-09-13 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN100585739C.PDF
PDF下载
2、
CN1832042A.PDF
PDF下载
