半导体装置及其制造方法以及半导体集成电路
发明专利申请公布后的视为撤回
摘要
本发明中在与作为所述PMOS晶体管(QP1)的漏极区域起作用的P型杂质层(P13)在Y方向上相接的分离区域，采用FTI结构。在作为主体区域起作用的N型杂质层(N14、N15、N16)分别经由N型杂质层(N17、N18、N19)且都经过N型杂质层(NL)连接到高电位线(VDL)。N型杂质层(N17、N18、N19)在PTI区域设于SOI衬底的绝缘层和元件分离绝缘膜之间。从而降低寄生于源极区域、漏极区域的结电容，并降低寄生于布线的电容。
基本信息
专利标题 ：
半导体装置及其制造方法以及半导体集成电路
专利标题（英）：
暂无
公开（公告）号 ：
CN1819216A
申请号 ：
CN200610004329.0
公开（公告）日 ：
2006-08-16
申请日 ：
2006-01-24
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
金本俊几吉田真澄渡边哲也一法师隆志
申请人 ：
株式会社瑞萨科技
申请人地址 ：
日本东京都
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
杨凯
优先权 ：
CN200610004329.0
主分类号 ：
H01L27/12
IPC分类号 ：
H01L27/12 H01L21/84 H01L21/76
法律状态
2009-11-04 ：
发明专利申请公布后的视为撤回
2008-04-09 ：
实质审查的生效
2006-08-16 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
