半导体大规模集成电路及半导体大规模集成电路制造方法

发明专利申请公布后的视为撤回

摘要

本申请公开了一种半导体大规模集成电路及半导体大规模集成电路制造方法。根据不分明，可以在小面积中形成基本逻辑门，并提供高度集成的微观结构。在nMOSFET和pMOSFET中，彼此相对地形成栅极电极，并隔着栅极绝缘层把半导体区夹在中间。nMOSFET和pMOSFET的各漏极区彼此连接。高电位加到pMOSFET的源极区，同时在高和低电位之间的中间电位加到nMOSFET的源极区。从而形成了与非门。在高和低电位之间的中间电位加到pMOSFET的源极区。低电位加到nMOSFET的源极区。从而形成了或非门。

基本信息

专利标题：

半导体大规模集成电路及半导体大规模集成电路制造方法

专利标题（英）：

暂无

公开（公告）号：

CN1828901A

申请号：

CN200610059431.0

公开（公告）日：

2006-09-06

申请日：

2006-03-02

授权号：

暂无

授权日：

暂无

发明人：

松泽一也

申请人：

株式会社东芝

申请人地址：

日本东京都

代理机构：

中国国际贸易促进委员会专利商标事务所

代理人：

李春晖

优先权：

CN200610059431.0

主分类号：

H01L27/088

IPC分类号：

H01L27/088 H01L27/12 H01L21/8232 H01L21/84 H03K19/20