本实用新型涉及一种集成电路芯片测试平台的外管脚测试结构，包括测试平台上芯片数个管脚扇出的对应信号走线，其中每根信号走线中均设置有至少一个测试点，测试点包括至少两个焊盘，至少一个焊盘通过信号走线与芯片的对应管脚连接，其余焊盘通过信号走线与测试平台外围电路连接，各个焊盘之间设置有连通导线。采用该种结构的集成电路芯片测试平台的外管脚测试结构，大大增加了系统的可测试性，而且降低了高速信号产生不确定畸变的可能性；同时测试操作方便灵活，测试结构设计巧妙，从而在数字基带芯片早期开发时期能够提高性能，增加可测试性，节省了成本，节省开发周期，适用范围较为广泛，给集成电路封装测试工作带来了极大的便利。