通过CVD蚀刻与淀积顺序形成的CMOS晶体管结区
授权
摘要
本发明是对换置源-漏CMOS晶体管工艺的补充。处理工序可包括用一组设备在衬底材料中蚀刻一凹槽，然后在另一组设备中进行淀积。公开了一种在不暴露于空气的条件下、在同一反应器中进行蚀刻及后续淀积的方法。相对于“异处”蚀刻技术，用于交换源-漏应用的“原处”蚀刻源-漏凹槽具有若干优点。晶体管驱动电流通过下列方式获得了提高：(1)当蚀刻中表面暴露于空气时，消除硅-外延层界面的污染，以及(2)精确控制蚀刻凹槽的形状。淀积可通过包括选择性和非选择性方法的多种工艺来完成。在等厚淀积中，还提出了一种避免性能临界区中的非晶态淀积的方法。
基本信息
专利标题 ：
通过CVD蚀刻与淀积顺序形成的CMOS晶体管结区
专利标题（英）：
暂无
公开（公告）号 ：
CN102709248A
申请号 ：
CN201210182568.0
公开（公告）日 ：
2012-10-03
申请日 ：
2006-01-04
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
A·墨菲G·格拉斯A·韦斯特迈尔M·哈滕多夫J·万克
申请人 ：
英特尔公司
申请人地址 ：
美国加利福尼亚州
代理机构 ：
中国专利代理(香港)有限公司
代理人 ：
姜冰
优先权 ：
CN201210182568.0
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238 H01L27/092
相关图片
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2016-01-20 ：
授权
2012-11-28 ：
实质审查的生效
号牌文件类型代码 : 1604
号牌文件序号 : 101353333375
IPC(主分类) : H01L 21/8238
专利申请号 : 2012101825680
申请日 : 20060104
号牌文件序号 : 101353333375
IPC(主分类) : H01L 21/8238
专利申请号 : 2012101825680
申请日 : 20060104
2012-10-03 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
1、
CN102709248A.PDF
PDF下载
2、
CN102709248B.PDF
PDF下载
