兴趣点周围的半导体布局环境
公开
摘要
公开了用于分析感兴趣点(POI)周围的半导体布局设计的系统和方法。半导体布局设计是基于构成集成电路的部件的平面几何形状的集成电路的表示，并且用于制造集成电路。可以使用一个或多个基于POI的方法来分析布局设计以确定是否修改布局设计。在一种基于POI的方法中，针对下游应用定制的内核集合，与POI周围或围绕POI的布局设计的表示进行卷积，以生成与POI相关联的特征码。进而，可以基于下游应用来分析特征码。另一种基于POI的方法包括分析与POI相关联的几何参数，其可以在设计阶段期间用于识别和修改布局设计中的问题区域。
基本信息
专利标题 ：
兴趣点周围的半导体布局环境
专利标题（英）：
暂无
公开（公告）号 ：
CN114616571A
申请号 ：
CN201980101909.7
公开（公告）日 ：
2022-06-10
申请日 ：
2019-08-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
D·A·阿伯克龙比M·A·M·塞利姆M·巴纳H·赫加齐A·H·F·哈米德
申请人 ：
西门子工业软件有限公司
申请人地址 ：
美国德克萨斯州
代理机构 ：
华进联合专利商标代理有限公司
代理人 ：
景怀宇
优先权 ：
CN201980101909.7
主分类号 ：
G06F30/39
IPC分类号 ：
G06F30/39
IPC结构图谱
G
G部——物理
G06
计算；推算或计数
G06F
电数字数据处理
G06F30/39
物理层电路设计
法律状态
2022-06-10 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
