后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法
公开
摘要
本发明公开了一种后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法，包括步骤：步骤一、形成多个伪栅极结构；步骤二、沉积旋涂碳层将伪栅极结构之间的间隔区完全填充并延伸到各伪栅极结构的表面上方；步骤三、进行无光罩定义的第一次回刻对旋涂碳层进行刻蚀；步骤四、以旋涂碳层为掩膜进行第二次回刻对硬质掩膜层进行刻蚀以及同时对硬质掩膜层两侧的侧墙进行同步刻蚀；步骤五、去除旋涂碳层。本发明能降低工艺复杂性和控制难度，能提高工艺窗口，能节省光罩以及能减少对器件的损伤。
基本信息
专利标题 ：
后栅工艺中多晶硅伪栅顶部的硬质掩膜层的回刻方法
专利标题（英）：
暂无
公开（公告）号 ：
CN114334824A
申请号 ：
CN202011056627.0
公开（公告）日 ：
2022-04-12
申请日 ：
2020-09-30
授权号 ：
暂无
授权日 ：
暂无
发明人 ：
傅士栋黄然蒋博翰徐莹
申请人 ：
上海华力集成电路制造有限公司
申请人地址 ：
上海市浦东新区中国（上海）自由贸易试验区康桥东路298号1幢1060室
代理机构 ：
上海浦一知识产权代理有限公司
代理人 ：
郭四华
优先权 ：
CN202011056627.0
主分类号 ：
H01L21/8238
IPC分类号 ：
H01L21/8238
IPC结构图谱
H
H部——电学
H01
基本电气元件
H01L
半导体器件；其他类目中不包括的电固体器件
H01L21/00
专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70
由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L21/77
在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理
H01L21/78
把衬底连续地分成多个独立的器件
H01L21/82
制造器件，例如每一个由许多元件组成的集成电路
H01L21/822
衬底是采用硅工艺的半导体的
H01L21/8232
场效应工艺
H01L21/8234
MIS工艺
H01L21/8238
互补场效应晶体管，例如CMOS
法律状态
2022-04-12 ：
公开
注：本法律状态信息仅供参考，即时准确的法律状态信息须到国家知识产权局办理专利登记簿副本。
文件下载
暂无PDF文件可下载
